PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-142579

(43)Date of publication of application: 02.06.1995

(51)int Cl.

HO1L 21/768 H05K 3/46

(21)Application number: 05-312767

(71)Applicant : CANON INC

(22)Date of 'iling:

19,11,1993

(72)Inventor OGURI NOBUAKI

NIIBE MASATO

(54) MULTILAYER WIRING STRUCTURE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: "o provide a multilayer wiring structure which has electro-migration resistance and stressmigration registance and in which yield, reliability and surface flatriess are improved


CONSTITUTION: First of all, a lower layer wiring 2 is formed on a substrate 1, and a contact wiring 3 for electrically connecting an upper and a lower wiring 2, 6 is formed, and after that, an insulating layer 4 is laminated on the whole surface of a substrate, and the surface of the insulating layer 4 is etched back until the surface of the contact wiring is exposed, and the upper wiring 6 is formed and connected with the exposed contact wiring 3.











LEGAL STATUS

[Date of request for examination]

26.08.1997

[Date of sending the examiner's decision of

10.07.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特 附 (JP) (12) 公 開 特 許 公 報 (A)

(11) 特許出限公開番号

特開平7-142579

(43)公開日 平成7年(1995)6月2日

(51) Int.Cl.*		識別記号	宁内整理署号	PI	技術表示個所
HO1L	?1/768				
H05K	3/46	N	6921 -4E		
				HO1L 21/90	A

審査請求 未請求 耐求項の数2 FD (全 10 頁)

(74)代與人 升理士 豊田 善雄 (外1名)


		1		
(21)出版書号	特顯平5-312767	(71)出聞人	000001007	
			キヤノン株式会社	
(22)出顧日	平成5年(1993)11月19日	98	東京都大田区下丸子3丁目30番2号	
		(72) 発明者	大栗 宜明	
			東京都大田区下丸于3] 目30番2号 =	トヤ
			ノン株式会社内	
		(72) 発明者	新部 正人	
			東京都大田区下丸子3丁目30番2号 コノン株式会社内	キヤ
		,		

(54) 【発明の名称】 多層配振構造及び製造方法

(57) 【要約】

【目的】 正 エレクトロマイグレーション、耐ストレス マイグレーションを有し、歩留、信頼性及び表面平坦性 の向上した多層配線構造を提供する。

【構成】 基板上に先ず下層配線を形成し、先に上下配 線の電気的技統を行なうコンタクト配線を上記下層配線 上に形成した後、基板全面に絶縁層を積層し、該絶縁層 表面を上記コンタクト配線表面が露出するまでエッチバ ックし、上層配線を形成して露出したコンタクト配線に 扱続する。





(2)

特別平7-142579 2

【特許設:火ヶ 匝川】

【請求項1】 絶縁層と、該絶縁層を挟んで上下に位置する配線、及び該絶縁層を買いて上下配線を電気的に接続するコンタクト配線とからなる多層配線構造において、上記絶縁層上面がエッチング面であることを特徴とする多層配緩構造。

【網水項2】 調水項1記載の多層配線構造の製造方法であって、基板上に下層配線を形成する工程、該下層配線上にコンタクト配線を形成する工程、コンタクト配線を含む基板全面に絶縁層を積層する工程、エッチバックによりに記=ンタクト配線表面を露出させる工程、及び上層配線を形成して露出したコンタクト配線に接続する工程とを有することを特徴とする多層配線構造の製造方法。

【発明の舒服な説明】

[0001]

【産業上の利用分野】本発明は、半導体系 F 等機密電子 部品などにおいて、絶縁層を挟んで上下に位置する配線 間をコンタット配線により電気的に接続する多層配線構造、及び該4 造の製造方法に関するものである。

[0002]

【従来の技術】近年、半導体素子に代表される様に素子の大容量化、機能の高性能化が急速に進み、それに伴い、回路パターンがより微細化し、また回路構造もより複雑化してきている。一方、設示装置はますます人型化し、素子機能も複雑化しつつある。

【0003】ところで、半導体記憶素子や表示装置に用いられる多層配線技術には微細化や高信頼性が要求されている。

【0004】 般的な半導体繁子及び表示装置などに用いられる多角(上下2層)配線の製造工程について図2を用いて説明する。

【0005】先ず基板1上にフォトリングラフィ、エッチングにより下層配線2を形成し、基板全面にSIO2等の絶縁層4を積層する(a)、次に、絶縁層4にコンタクトホールを形成するためのマスクパターン8をフォトリングランィによりマスク露光して形成する(b)。

(b) で形見したマスクバターン8をエッチングマスクとして絶縁着4のエッチングを行ない、コンタクトホール7を形成する(c)。統いてエッチングマスクを除去し(d)、6.えばスパッタ法等により、コンタクトホール7内に配り、素材を埋め込みながら上層配線6を形成し、下層配別との電気的技統を行なう(c)。

【0006】図3に上層配線の形成方法による上下層配線の接続状態の違いを示す。図3にはコンタクトホール断面を示した。

【0007】図3(a)はスパッタ注によるものである。スパッタ注では、コンタクトホール7内壁及び下層 配線表面への均一な成膜が困難なため、コンタクトホール7内での川原制御がほとんどできない。また、形状も スパッタ特有の形状を示し、均一にならない。さらに、 荷電粒子によるコンタクトホール7の損傷を生じる場合 もある。

【0008】図3(b)は粒子ピームや抵抗加熱により 上層配線材料をコンタクトボール7内に埋め込む蒸着法である。蒸着法では、コンタクトボール7内壁と下層配 線及面では蒸着膜の膜厚に恋が生じ、コンタクトボール 7内での膜厚制御が難しい。さらにコンタクトボール7 内の配線形状を均一にすることが困難で、段切れなどが をしまり易い。

【0009】図3(c)はバイアススパック法によるものである。この方法では原厚の制御、コンタクトホール7内の配線形状は(a)、(b)と比べて優れているものの、荷電粒子によるコンタクトホールの損傷やホール内の寸法が狭くなるに連れて増加する空隙の発生、段切れ等の問題を生じることがある。

【0010】さらに上述した多層配線構造及び製造方法では、下層配線、絶縁層、上層配線等の多層構成により下地の凹凸による設置がさらに上層に素子を作り込む場合に、素子設計自由度を小さくしてしまうこともあり、また、製造工程においてもフォトレジストパターン形成時に段差による不要な露光、光の乱反射によるフォトレシストパターンの細りが生じ、均一なパターンの形成が困難になる。特にこの問題は層構成が複雑になるに連れ、且つ寸法が微細であるほど顕著となる。

[0011]

【発明が解決しようとする課題】以上のように、上記した多層配線構造の製造方法では、コンタクトホール内での設定被積性が低下し、断線を引き起こす場合がある。 特に設定被獲性は多層配線構造で問題となるエレクトロマイグレーションやストレスマイグレーション耐性を労化させ、半導体素子や表示装置としての歩留及び信頼性を低下させる。さらに、工程数が多いという問題がある。

【0012】本発明は上述の従来の多層配線構造の製造方法の有する問題点を解決し、断線不良を防止してエレクトロマイグレーション、ストレスマイグレーション耐性、歩留、信頼性、及び表面平坦性の向上した多層配線構造及びその製造方法の提供を目的とするものである。【0013】

【課題を解決するための手段】本発明の第1は、絶縁層と、基準縁層を挟んでし下に位置する配線、及び該絶縁層を買いて上下配線を電気的に接続するコンタクト配線とからなる多層配線構造において、上記絶縁層上面がエッチング面であることを特徴とする多層配線構造を提供するものである。本発明において、コンタクト配線と上層配線及び下層配線の素材はそれぞれ異なるものであっても、同一であっても良い。

配線表面・4 均一な成膜が困難なため、コンタクトホー 【0014】また本発明の第2は上記第1の製造方法でル7内での肌厚制御がほとんどできない。また、形状も 50 あって、基板上に下層配線を形成する工程、該下層配線

(3)

特開平7-142579

上にコンククト配線を形成する工程、コンタクト配線を 含む基板全面に絶縁層を積着する工程、エッチバックに より上記コンタクト配線表面を露出させる工程、及び上 周配線を形成して露出したコンタクト配線に接続する工 程とを有することを特徴とする多層配線構造の製造力法 である。

3

[0015]

【実施例及U作用】以下、図面にポす実施例に基づいて **本発明を詳析に説明する。**

【0016】 (実施例1) 図1に本発明の一実施例の製 近方在を示す。先ず初めに、絶縁性基板1を界面活性剤 で洗浄し、かに有機解削による超音変洗浄を2~3回線 り返した後、Noプローで乾燥して200℃、30分の 熱処理を行なう。

【0017】次にフォトレジスト(商品名・RDー20 00N、HC化成社製)を基板全面に磐布し、80℃の 乾燥を行なり、フォトレジストの厚さは2. Oμm~ 3. U μ m k 度が適当である。

【0018】次に、通常のフォトリングラフィ技術を用 いて、露光、現像を行ない、レジストバターンを形成す る。続いて全面に、例えばCr. Au. Crの3層構成 である下層削緩2を、例えば電子ビーム蒸発法によって 膜厚がそれぞれCェニ50Å、Au=6000Ä、Cェ =300Åとなるように連続旅者する。次に蒸冶された 不要なじょ、Au、Cェをリフトオフによって全面除去 する。これで基板1上に下層配級2が形成される。

【0019】次に、フォトレジスト(商品名:A246 20 ヘキント社製)を基板全面に塗布し、90℃の乾 嫌を行なう。フォトレジストの厚さは5 0~7.0μ m程度が適当である。続いてフォトリングラフィ技術を 用いて露光、現像を行ない、上下配線の電気的接続を行 なうコンタミト配線用レジストパターンを形成する。こ のレジストバターン上に全面に、例えばCr, Auを例 えば電子げー・ム蒸着法によりCェニ50A、Au=20 000 ÅのA.さに連続蒸着し、不要なCr. Auをリフ トオフにより全面除むすることによって、下層配線2上 にコンタクー配線3を形成する(コ)。

【0020】次に延板1全面に、例えばスパッタ法によ りシリコン配化膜等の絶縁層4を形成する。この時、絶 い(b)。

【0021】さらに、フォトレジスト(商品名・A21 370-51, ヘキスト社製) 5を基板全面に盤布形成 し、120%の乾燥を行なう。フォトレジスト5の厚き は1 0 μr;~1. 5 μm程度が適当である(c)。

【0022】次にエッチバック社により全面をエッチン グし、平坦(:しながらコンタクト配線3の表面を腐出さ せる (d)。

【0023】 最後にフォトリングラフィ技術を用いて、

グ形成し、本発明の多層配線構造を形成する (ご)。 【0024】本発明の多層配線構造は、上下層の電気的 接続をとるためのコンタクト配線3を、下層配線2上に 形成してから絶縁層4を形成し、エッチバックによりそ の表面を露出させて上層配線を接続するため、コンタク トホール内の上下層配線状態は完全な増め込み状態とな り、極めて真好な相互接続を得ることができる。さら に、上層配線も形成前に絶縁層4表面がエッチバックに より平坦化され段差がないため、上層配線6は平坦な状 10 低で形成され、通転且つ平坦な膜を形成し得るため、エ レクトロマイグレーション及びストレスマイクレーショ

【0025】また、本実施例ではコンタクトホール内の †往及び形状が、ロンタクト配線3の加工寸法、形状で 決定されるため、微細化や集積化も同時に達成される。 【0026】さらにまた、本実施例によれば、コンタク トホールの形成工程が不要であり、工程短縮が実現さ れ、歩留が向上する。同時に、従来のコンタクトボール に配線材料を埋め込むための両価で月つ高度な成膜技術 20 を必要としないという利点も有している。

ンによる断級を防止することができる。

【0027】本発明においては、多層配線構造及び製造 方法は本実施例に限定されるものではなく、例えば、本 | 実施例においては基板1として絶縁性巫板を用いたが、 シリコン等半導体基板や圧塑性基板でも実施することが できる。

【ひひ28】さらに本実施例では下倍配線材料としてC r-Au-Crの積層配線を用いたが、他の組み合わ せ、例えばCェービューCェや、CェーAlーCェでも 艮く、また合金も用いることができる。また本実施例で 30 は3層の積層配線を用いたが2層、単層配線或いは4層 以上の積度配線でも良い。コンタクト配線、上層配線に ついても同じことが含える。

【0029】また、絶縁層4としては本実施例で用いた シリコン酸化膜の他に、他の酸化膜やSin Na 膜等室 化販でも良い、さらに、SOG、ポリイミドなどの塗布 形成可能な絶縁膜を用いることもできる。

【0030】本実施例では上ト層配線及びコンタクト配 緑の形成にリフトオフ法を用いたが、ドライエッチン グ、ウエットエッチングでも良く、配線材料の種類や目 緑陌4の厚さはコンタクト配線3の高さより厚い方が良 40 的とする柔子の仕様やエッチングレート等に応じて選択 すれば良い。

> 【0031】 (実施例2) 本発明第2の実施例として、 図4に木発明の多層配線構造を利用した表面伝導型電子 放出程子(SCE)を構成要素とする画像表示装置を示 す。また、図7に本実施例を構成するSCEを複数傾配 置してなる単純マトリクス型電子源を示す。さらに、図 8に図7のA-A、断面の多層配線構造の製造工程を示

【0032】SCEは基板上に形成された小面積の解験 例えばTi,Auの2層構成で!に層配線6モバターニン 50 に、膜面に平行に電流を流すことにより、電子放出が生 (4)

将開平7-142579

ずる現象を利用するもので、その典型的な構成として は、絶縁性基板上に1対の柔子電極を設け、該電極を連 絡するように金属酸化物薄膜を成膜し、板構膜を予めて ォーミングと呼ばれる通電処理により局所的に破壊した ものである。

【0033】工程A

はじめに基形1上に図1(a)~(d)の工程に従いが 望のx配線(下層配線)42.コンタクト配線3、絶縁 層4、を順次形成する。

【0034】工程B

その後、素子電極45と漱了電極間ギャップGとなるべ きパターンをフォトレジスト (RD-2000N-41 日立化成社製)で形成し、真空蒸着法により厚さ50Å の下i、厚さ1000AのNiを順次堆積した。フォト レジストバターンを有機容剤で溶解し、N・/T・堆積 膜をリクトオフし、素子電極間ギャップGを有する素子 電極45を形成した。即ち本実施例においては累了電極 4.5が本発明にかかる上層配線に併当する。ここでは深 子宮極期ギャップは2 μmとした。

【0035】 丁程C

煮子草極45の上にy配線のフォトレンストパターンを 形成した後、厚さ50AのTi、厚さ5000AのAu を順次兵空烈者により堆積し、リフトオフにより不要な 部分を除去して y 配線 4 3 を形成した。

【0036】工程D

図9に本工程に関わるSCEの平面図の一部を示す。深 子電極間ギャップG上に薄膜形成部92となる開口部を 有するように膜厚1000AのCェ膜91を真空蒸煮に より堆積・1 ターニングし、その上に有機とは(ccp 4230 貝野製薬株式会社製)をスピンナーにより回 転塗布、焼刷してPd微粒子からなる電子放出部形成用 薄膜44を形成する。さらに、Cェ膜及び焼成後の薄膜 4.4を酸エッチャントによりウエットエッチングして所 望のパターンを形成した。

【0037】以上の工程で複数個の平面型SCEを形成 した基板1をリアプレート41に固定した後、系板1の 5 mm | 方に、フェースブレート49(ガラス基板46 の内面に蛍が膜47とメクルバック48が形成されて構 成されている)を支持枠52を介して配置し、フェース プレート45、支持枠52、リアブレート41の接合部 にフリットスラスを並布し、大気中成いは窒素雰囲気中 で400℃ないし500℃で10分以上焼成することで 封着した(近4)。図4において、42、43はそれぞ れょ方向及しょ方向の配線である。

【0038】図4に示した蛍光膜47は、モノクローム の場合は蛍光体のみからなるが、本実施例では蛍光体は ストライプ形状 [凶6 (a)] を採用し、先にブラック ストライプも形成し、その間版部に各色蛍光体を塗布 し、蛍光膜47とした。ブラックストライプの材料は通 常長く用いられる黒鉛を主成分とするもので、ガラス基 50 線との電気的な接続が大きく改善され、信頼性の高いX

板46に蚩光体を母布する方法はスラリー社を用いた。 蛍光体としては上記ストライブ形状の他に、図6 (b) に示したものも好適に用いられる。また、蛍光膜47の 内面側には通常メタルバック48が設けられるが、これ は蛍光硬作製後、該蛍光膜の内面側表面の下滑化処理 (通常フィルミングと呼ばれる) を行ない、その後A1 を真空蒸着することで作製した。

【0039】フェースプレート49には、さらに蛍光順 47の導電性を高めるため、蛍光膜47の外面側に透明 10 電極(不図示) が設けられる場合もあるが、本実施例で はメタルバック48のみで充分な導電性が得られたので 省略した。

【0040】前述の対着を行なう際、カラーの場合は各 色蛍光体とSCEとを対応させなくてはいけないため、 充分な位置合わせを行なった。

【0041】以上のようにして完成した外囲器53円の 雰囲気を排気管(不図示)を通じ真空ポンプにて排気 し、九分な真空度に達した後、容器外端子Dスス~Dスルと Dyi~Dyiを通じで添予電極45に電圧を印加し、薄膜 20 44を通電処理 (フォーミング処理) することにより電 子放出部を形成した。フォーミング処理の電圧波形を図 5に亦す。

【0042】図5中、T1及びT2は電圧波形のバルス 幅とバルス間隔であり、本実施例ではT」を1ミリ秒、 Tuを10ミリ砂とし、三角波の波面値(フォーミング 時のピーク電圧)を5Vとし、約1×10™τοτιの 真空雰囲気下で60秒間行なった。

【0043】このようにして作製された電子放出部は、 パラジウム元素を主成分とする微粒子が分散配置された 30 状態となり、その微粒子の平均粒径は30Åであった。 【UU44】フォーミング処理後、1×10°torr の真空度で不図示の排気管をガスパーナーで熟して融資 し、外開器53を封止した。また封止に際しては、対止 後の真空度を維持するためにゲッター処理を行なった。 これは、對止を行なう直前に、高周波加熱等の加熱法に より、画像形成装置内の所定の位置(不図示)に配置さ れたゲッターを加熱し、蒸者膜を形成処理するもので、 グッターはBa等を主成分とするものである。

【0045】以上のようにして完成した木発明の画像去 40 示装置において、各SCEには容器外端子D、1~D、...、 · Dy1~Dynを通じ、走金信号及び変調信号を不図示の信 号発生手段よりそれぞれ印加することにより、 准子を放 出させ、高圧端子HVを通じ、メタルバック48に数k V以上の高圧電圧を印加し、電子ビームを加速し、蛍光 膜47に衝突させ、励起・発光させることで画像を表示 した

【UU46】以上説明したように本実施例による多層配 緑構造で構成された電子原によれば従来問題となってい たXYマトリクス配線構造において、上層配線と下層配

将期平7-142579

Yマトリクス構造が得られる。また、上層配線は平坦な 状態で形成されるため、連続且つ平坦な膜となり最切れ が大幅に改善された。

【0047】さらに、XYマトリクス配線と索子の電気 的接続が容易になる等製法が簡略化され、安価でしつ簡 易な構成の商歩留見つ商信頼性の電子原及び画像形成装 圏が提供できる。

【0048】また、本実施例の電子減及び画像形成装置では電子源兼板の表面形状が簡素化され、平坦性に優れているため、飛翔電子が配線に面突する可能性が低減される。さらに、微細化、レンズ等の無積化が可能となり、電子光学系の設計自由度が拡大する。また容易にライン状に多易のSCEを配置することができ、大而積化の作製にも超している。

【0049】また、上記実施例の画像表示装置を用いて 長さ40cmのアレイ状発光素子を作製し、感光性ドラム上に配置することにより、電子写真記録装置を構成することができた。

【0050】さらには、電子写真記録装置にアレイ状発 光素子を作型した場合においても同様の効果を得ること ができた。

【0051】図10は、前記説明の50日を電子源とし て用いたディスプレイパネルに、例えばテレビジョン放 送をはじめとする種々の画像情報源より提供される画像 情報を表示できるように構成した表示装置の「例を示す ための図でする。図中100はディスプレイパネル、1 01はディスプレイパネルの駆動回路、102はディス プレイコントローラ、103はマルチプレクサ、104 はデコーダ、105は入出力インターフェース回路、1 U 6 はC P L、 107は画像生成凹路、108, 109 及びしょのに画像メモリインターフェース回路、111 は画像人力インターフェース回路、112及び113は TV信号受任回路、114は入力部である。(尚、本委 示装置は、ダスぱテレビジョン信号のように映像情報と 音声情報の正方を含む信号を受信する場合には、当然映 **像の表示と同時に音声を再生するものであるが、本発明** の特徴と直孔関係しない音声情報の受信、分離、再生、 処理、記憶などに関する回路やスピーカーなどについて は説明を省別する。)以下、画像信号の流れに沿って各 部を説明してゆく。

【0052】先す、TV信号受信同路113は、例えば 電波や空間が通信などのような無線伝送系を用いて伝送 されるTV前像信号を受信するための回路である。受信 するTV信号の方式は特に限られるものではなく、例え ば、N1SC方式、FAL方式、SECAM方式などの 諸方式でも長い。また、これらよりさらに多数の走査線 よりなるTV信号(例えばMUSE方式をはじめとする いわゆる高点位TV)は、大面積化や大画菜数化に適し た前記ディンプレイバネルの利点を生かすのに好適な信 号額である。TV信号受信回路113で受信されたTV 信号は、デコーダ104に山刀される。

【0053】また、画像TV信号受信回路112は、例えば同梱ケーブルや光ファイバーなどのような有級伝送系を用いて伝送されるTV画像信号を受信するための同路である。前記TV信号受信回路113と同様に、受信するTV信号の方式は特に限られるものではなく、また本回路で受信されたTV信号もデコーダ104に由力される。

【0054】また、画像入力インターフェース回路11 10 1は、例えばTVカメラや画像就取スキャナーなどの画像入力装置から供給される画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ104に出力される。

【0055】また、画像メモリインターフェース回路1 10は、ビデオテーブレコーダー(以下VTRと略す) に記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ104に出力される。

【0056】また、両像メモリインクーフェース回路1 09は、ビデオディスクに記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ 104に出力される。

【0057】また、画像メモリーインターフェース回路 108は、いわゆる静止画ディスクのように、静止画像 データを記憶している装置から画像信号を取り込むため の回路で、取り込まれた静止画像データはデコーダ10 4に出力される。

【0058】また、入出力インターフェース回路105 は、本表示装置と、外部のコンピュータ、コンピュータ ネットワークもしくはプリンタなどの出力装置とを接続 30 するための回路である。画像データや文字・図形情報の 入出力を行なうのはもちろんのこと、場合によっては小 表示装置の備えるCPU106と外部との間で制御信号 や数値データの入出力などを行なうことも可能である。 【0059】また、画像生成回路107は、前記入出力 インターフェース回路105を介して外部から人力され る画像データや文字・凶形情報や、或いはCPU106 より出力される画像データや文字・図形情報に基づき表 示用画像データを生成するための回路である。本回路の 内部には、例えば画像データや文字・図形情報を蓄積す 40 ろための書き換え可能メモリや、文字コードに対応する 画像パターンが記憶されている読み出し専用メモリや、 画像処理を行なうためのプロセッサなどをはじめとして 画像の生成に必要な回路が組み込まれている。

【0060】本阿路により生成された表示用画像データは、デコーダ104に出力されるが、場合によっては前記入出力インターフェース回路105を介して外部のコンピュータネットワークやブリンターに出力することも可能である。

【0061】また、CPU106は、主として不要が築 50 置の動作制御や、表示画像の生成、選択、編集に関わる (6)

特開平7-142579

作業を行なう.

【0062】例えば、マルチプレクサ103に制御信号を出力し、ディスプレイパネルに表示する画像信号を適宜選択したり組み合わせたりする。また、その際には表示する画像信号に応じてディスプレイパネルコントローラ102に対して制御信号を発生し、画面表示周仮数や走査方法(例えばインターレースかノンインターレースか)や一画面の走査線の数など表示装置の動作を適宜制御する。

【0063】また、前記画像生成回路107に対して画像データや文字・図形情報を直接出力したり、或いは前記人山力インターフェース回路105を介して外部のコンピュータやメモリをアクセスして画像データや文字・図形情報を入力する。

【0064】前、CPU106は、むろんこれ以外の目的の作業にも関わるものであっても良い、例えば、バーソナルコンヒュータやワードプロセッサなどのように、情報を生成したり処理する機能に直接関わっても良い、【0065】或いは、前述したように入出力インターフェース回路105を介して外部のコンピューターネットワークと投影し、例えば数値計算などの作業を外部機器と協同して行なっても良い。

【0066】また、人力部114は、前配CPU106に使用者が命令やプログラム、或いはデータなどを入りするためのものであり、例えばキーボードやマウスの他、ショイフティック、バーコードリーダー、音声認識装置など多角な人力機器を用いることが可能である。

【0067】また、デコーダ104は、前記107ない 1113より入力される種々の画像信号を3原色信号、 または輝度作号と1信号、Q信号に逆変換するための回 路である。は、同図中に点線で示すように、デコーダ1 04は内部に画像メモリを備えるのが望ましい。これ は、例えばNUSE方式をはじめとして、逆変換するに 際して画像ノモリを必要とするようなテレビ信号を扱う ためである。また、画像メモリを備えることにより、静 止面の表示が容易になる。或いは前記画像年成回路10 7及びCP1106と協同して画像の間引き、補間、症 大、縮小、台成をはじめとする画像処理や編集が容易に 行なえるようになるという利点が生まれるからである。

【0068】また、マルチプレクサ103は前記CPU106より1力される制御信号に基づき表示画像を通宜 遠沢するもりである。即ち、マルチプレクサ103はデコーグ104から入力される逆変換された画像信号のうちから所望の画像信号を選択して駆動回路101に出力する。その場合には、一両面表示時間内で画像信号を切り換えて選りすることにより、いわゆろ多画面テレビのように、一副面を複数の領域に分けて領域によって異なる画像を表示することも可能である。

【0069】また、ディスプレイパネルコントローラー 機などの機能を一台で兼ね僻えることが可能 02は、前部にピロ108より入力される制御信号に基 50 減いは民生用として極めて応角範囲が広い。

づき駆動回路101の動作を制御するための回路である。

【0070】先す、ディスプレイパネルの基本的な動作に関わるものとして、例えばディスプレイパネルの駆動用電跡(不図示)の動作シーケンスを制御するための信号を駆動回路101に対して出力する。

【0071】また、ディスプレイパネルの駆動方法に関わるものとして、例えば画面表示周波数や定衛方法(例えばインターレースかノンインターレースか)を制御するための信号を駆動回路101に対して出力する。

【0072】また、場合によっては表示画像の輝度、コントラスト、色調、シャープネスといった画質の調整に関わる制御信号を駆動回路101に対して出力する場合もある。

【0073】また、駅動回路101は、ディスプレイパネル100に印加する駅動信号を発生するための回路であり、前記マルチプレクサ103から人力される画像信号と、前記ディスプレイパネルコントローラ102より入力される制御信号に基ついて動作するものである。

20 【0074】以上、各部の機能を説明したが、図10に 例示した構成により、本表示装置においては多様な画像 情報源より入力される画像情報をディスプレイパネル1 00に表示することが可能である。即ち、テレビジョン 放送をはじめとする各種の画像信号はデコーダ104に おいて逆変換された後、マルチブレクサ103において 適宜選択され、駆動回路101に入力される。一方、デ ィスプレイコントローラ102は、表示する画像信号に 応じて蘇動回路101の動作を制御するための制御信号 を発生する。駅動回路101は、上記画像信号と制御信 30 号に基づいてディスプレイパネル 100に駆動信号を印 加する。これにより、ディスプレイバネル100におい て画像が表示される。これらの一連の動作は、CPU1 0.6により統括的に制御される。また、本表示装置にお いては、前記デコータ104に内蔵する画像メモリや、 画像生成回路107及びCPU106が関与することに より、単に複数の画像情報の中から透択したものを表示 するだけでなく、表示する画像情報に対して、例えば拡 人、縮小、回転、移動、エッジ強調、間引き、補間、色 変換、画像の縦横比変換などをはじめとする画像処理

40 や、合成、消去、採続、入れ替え、はめ込みなどをはじめとする画像編集を行なうことも可能である。また、本 実施例の説明では、特に触れなかったが、上記画像処理 やは像編集と同様に、音声情報に関しても処理や編集を 行なうための専用回路を設けても良い。

【0075】従って、本表が装置は、テレビジョン放送の表示機器、テレビ会議の端末機器、静止画像及び動画像を扱う画像編集機器、コンピューターの端末機器、グードプロセッサをはじめとする事務用端末機器、ゲーム機などの機能を一台で兼ね個えることが可能で、産業用ました民作用として低めてた角質問がにい

(7)

特開平7-142579

【0076】尚、上記図10は、SCEを電子療とする ディスプレイバネルを用いた要示装置の構成の一例を示 したに過ぎず、これのみに限定されるものでないことは 言うまでもない。例えば図10の構成要素のうち使用目 的上之要のない機能に関わる回路は省いても差し支えな い。またこれとは逆に、使用目的によってはさらに構成 要素を追加しても良い。例えば、木表示装置をテレビ電 話機として以用する場合には、テレビカメラ、音声マイ ク、照明機、モデムを含む送受信回路などを構成要素に 追加するいが 好適である。

【0077】本表示装置においては、とりわけらじビを 電子源とするディスプレイパネルの薄型化が容易なた め、表示装置の奥行さを小さくすることができる。それ に加えて、5CEを電子源とするディスプレイパネルは 大画面化が乳息で輝度が高く視野角特件にも優れるた め、本表示を置け臨場感あられ迫力に富んだ画像を視認 性長く表示することが可能である。

[0078]

【発明の効乳】以上説明したように、本発明の多層配線

【0079】(1)耐エレクトロマイグレーション、耐 ストレスマッグレーション性が向上し、信頼性が高い。

【0080】(2)多層配線によろ段差がなく、表面平 坦性に優れているため、微細化、他の素子との集積化が 容易となる。

【0081】(3)上層配線、下層配線との電気的接続 に独立で形がするコンタクト配線を設けるので極めて艮 好な上下層門線の相互接続が得られる。

【0082】(4)多層配線構造の作製工程が短縮で き、且つすご精度が向上する。という効果を奏し、また 30 62 公光体 XYマトリバス表示装置に適用した場合に、XYマトリ クス配線にオスいて信頼性の高い相互接続が得られ、XY マトリクス別線と素子の質気的接続が容易になる等、製 法が簡略化にれ、安価で且つ簡易な構成の電子類及び画 像形成装置が提供できる。また、高歩留且つ高信頼性を 有する画像表示装置が提供できる。

【図面の簡単な説明】

【図1】本4!明の第1の実施例の製造工程を示す断面図 である。

【図2】従江の多層配線構造の製造工程を示す断面図で 40 107 画像生成回路 あろ

【図3】従タ5の多層配線構造の断面図である。

【図4】木延明第2の実施例の画像及示装置を示す図で ある.

【図5】本!!明第2の実施例にかかるSCEのフォーミ ング波形をバす図である。

【図6】本具明第2の実施例にかかる蛍光体を示す図で

ある。

【図7】本発明第2の実施例にかかる電子原を示す図で ある.

【図8】 本発明第2の実施例における多階配銀構造の1 製造工程を示す断面図である。

【図9】本発明第2の実施例におけるSCEの1製造工 **恐を示す図である。**

【図10】本発明第3の実施例のブロック図である。 【符号の説明】

10 1 基板

2 下層配線

3 コンタクト配線

4 絶練層

5 フォトレジスト

6 上層配線

7 コンタクトホール

8 マスクパターン

41 リアプレート

42 x配級

20 43 y配線

44 橡膜

45 汞子電極

46 ガラス基板

47 蛍光颐

48 メタルバック

49 フェースグレート

52 支持材

53 外開器

61 黒色導電体

91 Cr膜

92 凝膜形成部

100 ティスプレイバネル

101 駆動回路

102 ディスプレイバネルコントローラ

103 マルチブレクサ

104 デコーダ

105 入出力インターフェース回路

106 CPU

108 画像メモリインターフェース回路

109 画像メモリインターフェース回路

110 画像メモリインターフェース回路

111 画像入力インターフェース问路


112 TV信号受信回路

113 TV信号受信间路

114 入力部


(8)


特開平7-142579



(9)

特開平7-142579





(10)

特開平7-142579



